Searched refs:sendTimingReq (Results 1 - 25 of 40) sorted by relevance

12

/gem5/src/cpu/testers/directedtest/
H A DSeriesRequestGenerator.cc76 if (port->sendTimingReq(pkt)) {
H A DInvalidateGenerator.cc83 if (port->sendTimingReq(pkt)) {
/gem5/ext/sst/
H A DExtMaster.cc184 if (blocked() || !sendTimingReq(pkt))
216 while (blocked() && sendTimingReq(sendQ.front())) {
/gem5/src/mem/
H A Dport.hh170 * sendTimingReq.
176 bool sendTimingReq(PacketPtr pkt);
183 * at which point it can re-issue a sendTimingReq.
377 * sendTimingReq to this slave port and failed.
445 MasterPort::sendTimingReq(PacketPtr pkt) function in class:MasterPort
H A Dhmc_controller.cc88 bool success = masterPorts[master_port_id]->sendTimingReq(pkt);
H A Daddr_mapper.cc120 bool successful = masterPort.sendTimingReq(pkt);
H A Dpacket_queue.cc248 return masterPort.sendTimingReq(pkt);
H A Dbridge.cc260 if (sendTimingReq(pkt)) {
H A Dmem_checker_monitor.cc171 bool successful = masterPort.sendTimingReq(pkt);
187 // the masterPort may not be successful in executing sendTimingReq,
191 // Once we know that sendTimingReq was successful, we can set the
H A Dnoncoherent_xbar.cc147 bool success = masterPorts[master_port_id]->sendTimingReq(pkt);
H A Dserial_link.cc286 if (sendTimingReq(pkt)) {
/gem5/src/cpu/testers/rubytest/
H A DCheck.cc125 if (port->sendTimingReq(pkt)) {
161 if (port->sendTimingReq(pkt)) {
206 if (port->sendTimingReq(pkt)) {
259 if (port->sendTimingReq(pkt)) {
/gem5/src/learning_gem5/part2/
H A Dsimple_memobj.cc133 if (!sendTimingReq(pkt)) {
H A Dsimple_cache.cc159 if (!sendTimingReq(pkt)) {
/gem5/src/gpu-compute/
H A Dfetch_unit.cc175 } else if (!computeUnit->sqcTLBPort->sendTimingReq(pkt)) {
237 if (!computeUnit->sqcPort->sendTimingReq(pkt)) {
H A Dcompute_unit.cc701 if (!sendTimingReq(pkt)) {
732 if (!sendTimingReq(pkt)) {
864 } else if (!tlbPort[tlbPort_index]->sendTimingReq(pkt)) {
1260 if (!(sendTimingReq(pkt))) {
1302 if (!sendTimingReq(pkt)) {
1386 if (!sendTimingReq(pkt)) {
1810 return ldsPort->sendTimingReq(newPacket);
1839 ComputeUnit::LDSPort::sendTimingReq(PacketPtr pkt)
1856 } else if (!MasterPort::sendTimingReq(pkt)) {
1900 if (!MasterPort::sendTimingReq(packe
[all...]
/gem5/src/cpu/testers/memtest/
H A Dmemtest.cc78 if (!port.sendTimingReq(pkt)) {
331 if (port.sendTimingReq(retryPkt)) {
/gem5/src/cpu/testers/garnet_synthetic_traffic/
H A DGarnetSyntheticTraffic.cc70 if (!cachePort.sendTimingReq(pkt)) {
341 if (cachePort.sendTimingReq(retryPkt)) {
/gem5/util/tlm/src/
H A Dsc_master_port.cc220 if (sendTimingReq(pkt)) { // port is free -> send END_REQ immediately
396 if (sendTimingReq(pendingPacket)) {
/gem5/src/cpu/testers/traffic_gen/
H A Dbase.cc202 if (blockedWaitingResp || !port.sendTimingReq(pkt)) {
305 if (port.sendTimingReq(retryPkt)) {
/gem5/src/cpu/simple/
H A Dtiming.cc276 } else if (!dcachePort.sendTimingReq(pkt)) {
486 } else if (!dcachePort.sendTimingReq(dcache_pkt)) {
707 if (!icachePort.sendTimingReq(ifetch_pkt)) {
871 if (sendTimingReq(tmp)) {
1022 if (sendTimingReq(tmp)) {
1040 } else if (sendTimingReq(tmp)) {
/gem5/src/systemc/tlm_bridge/
H A Dtlm_to_gem5.cc168 if (bmp.sendTimingReq(pkt)) { // port is free -> send END_REQ immediately
435 if (bmp.sendTimingReq(pendingPacket)) {
/gem5/src/cpu/trace/
H A Dtrace_cpu.cc478 if (port.sendTimingReq(retryPkt)) {
682 bool success = port.sendTimingReq(pkt);
1070 if (!port.sendTimingReq(retryPkt)) {
1171 bool success = port.sendTimingReq(pkt);
/gem5/src/dev/arm/
H A Dsmmu_v3.cc158 if (!masterPort.sendTimingReq(a.pkt))
205 if (!masterTableWalkPort.sendTimingReq(a.pkt))
298 && masterTableWalkPort.sendTimingReq(action.pkt)) {
315 if (packetsToRetry.empty() && masterPort.sendTimingReq(action.pkt)) {
/gem5/src/dev/
H A Ddma_device.cc229 inRetry = !sendTimingReq(pkt);

Completed in 54 milliseconds

12