Searched refs:setVecLane (Results 1 - 10 of 10) sorted by relevance

/gem5/src/cpu/checker/
H A Dthread_context.hh297 setVecLane(const RegId &reg,
300 return actualTC->setVecLane(reg, val);
303 setVecLane(const RegId &reg,
306 return actualTC->setVecLane(reg, val);
309 setVecLane(const RegId &reg,
312 return actualTC->setVecLane(reg, val);
315 setVecLane(const RegId &reg,
318 return actualTC->setVecLane(reg, val);
H A Dcpu.hh274 return thread->setVecLane(reg, val);
/gem5/src/cpu/
H A Dthread_context.hh235 virtual void setVecLane(const RegId& reg,
237 virtual void setVecLane(const RegId& reg,
239 virtual void setVecLane(const RegId& reg,
241 virtual void setVecLane(const RegId& reg,
H A Dsimple_thread.hh383 setVecLane(const RegId &reg, const LaneData<LaneSize::Byte> &val) override
388 setVecLane(const RegId &reg,
394 setVecLane(const RegId &reg,
400 setVecLane(const RegId &reg,
/gem5/src/cpu/o3/
H A Dthread_context.hh261 setVecLane(const RegId& reg,
267 setVecLane(const RegId& reg,
273 setVecLane(const RegId& reg,
279 setVecLane(const RegId& reg,
H A Dcpu.hh398 setVecLane(PhysRegIdPtr phys_reg, const LD& val) function in class:FullO3CPU
401 return regFile.setVecLane(phys_reg, val);
450 setVecLane(phys_reg, val);
H A Dregfile.hh247 setVecLane(PhysRegIdPtr phys_reg, const LD& val) function in class:PhysRegFile
H A Ddyn_inst.hh332 return cpu->template setVecLane(_destRegIdx[idx], val);
/gem5/src/cpu/minor/
H A Dexec_context.hh282 return thread.setVecLane(reg, val);
/gem5/src/cpu/simple/
H A Dexec_context.hh294 return thread->setVecLane(reg, val);

Completed in 22 milliseconds