Searched defs:phys_reg (Results 1 - 6 of 6) sorted by relevance

/gem5/src/cpu/o3/
H A Dscoreboard.hh99 void setReg(PhysRegIdPtr phys_reg) argument
116 unsetReg(PhysRegIdPtr phys_reg) argument
[all...]
H A Dregfile.cc78 PhysRegIndex phys_reg; local
[all...]
H A Drename_map.hh139 void setEntry(const RegId& arch_reg, PhysRegIdPtr phys_reg) argument
249 PhysRegIdPtr phys_reg = lookup(arch_reg); local
310 void setEntry(const RegId& arch_reg, PhysRegIdPtr phys_reg) argument
[all...]
H A Dregfile.hh222 getWritableVecReg(PhysRegIdPtr phys_reg) argument
247 setVecLane(PhysRegIdPtr phys_reg, const LD& val) argument
284 getWritableVecPredReg(PhysRegIdPtr phys_reg) argument
292 readCCReg(PhysRegIdPtr phys_reg) argument
305 setIntReg(PhysRegIdPtr phys_reg, RegVal val) argument
317 setFloatReg(PhysRegIdPtr phys_reg, RegVal val) argument
330 setVecReg(PhysRegIdPtr phys_reg, const VecRegContainer& val) argument
342 setVecElem(PhysRegIdPtr phys_reg, const VecElem val) argument
354 setVecPredReg(PhysRegIdPtr phys_reg, const VecPredRegContainer& val) argument
366 setCCReg(PhysRegIdPtr phys_reg, RegVal val) argument
[all...]
H A Dcpu.cc247 PhysRegIdPtr phys_reg = freeList.getIntReg(); local
248 renameMap[tid].setEntry(RegId(IntRegClass, ridx), phys_reg); local
249 commitRenameMap[tid].setEntry(RegId(IntRegClass, ridx), phys_reg); local
253 PhysRegIdPtr phys_reg = freeList.getFloatReg(); local
254 renameMap[tid].setEntry(RegId(FloatRegClass, ridx), phys_reg); local
256 RegId(FloatRegClass, ridx), phys_reg); local
266 PhysRegIdPtr phys_reg = freeList.getVecReg(); local
284 PhysRegIdPtr phys_reg local
285 renameMap[tid].setEntry(RegId(VecPredRegClass, ridx), phys_reg); local
287 RegId(VecPredRegClass, ridx), phys_reg); local
291 PhysRegIdPtr phys_reg = freeList.getCCReg(); local
292 renameMap[tid].setEntry(RegId(CCRegClass, ridx), phys_reg); local
293 commitRenameMap[tid].setEntry(RegId(CCRegClass, ridx), phys_reg); local
787 PhysRegIdPtr phys_reg = freeList.getIntReg(); local
795 PhysRegIdPtr phys_reg = freeList.getFloatReg(); local
803 PhysRegIdPtr phys_reg = freeList.getCCReg(); local
1199 readIntReg(PhysRegIdPtr phys_reg) argument
1207 readFloatReg(PhysRegIdPtr phys_reg) argument
1259 readCCReg(PhysRegIdPtr phys_reg) argument
1267 setIntReg(PhysRegIdPtr phys_reg, RegVal val) argument
1275 setFloatReg(PhysRegIdPtr phys_reg, RegVal val) argument
1283 setVecReg(PhysRegIdPtr phys_reg, const VecRegContainer& val) argument
1291 setVecElem(PhysRegIdPtr phys_reg, const VecElem& val) argument
1299 setVecPredReg(PhysRegIdPtr phys_reg, const VecPredRegContainer& val) argument
1308 setCCReg(PhysRegIdPtr phys_reg, RegVal val) argument
1319 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1330 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1341 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( variable
1351 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( variable
1361 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( variable
1371 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( variable
1381 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( variable
1391 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1402 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1413 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1424 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1434 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1444 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
1454 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
[all...]
H A Dcpu.hh398 setVecLane(PhysRegIdPtr phys_reg, const LD& val) argument
437 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
448 PhysRegIdPtr phys_reg = commitRenameMap[tid].lookup( local
[all...]

Completed in 13 milliseconds