106a107,113
> for (int i = 0; i < threadContexts.size(); i++) {
> if (params()->midr_regval) {
> threadContexts[i]->setMiscReg(ArmISA::MISCREG_MIDR,
> params()->midr_regval);
> }
> }
>