Searched refs:GenericISA (Results 1 - 25 of 45) sorted by relevance

12

/gem5/src/arch/alpha/
H A Dmmapped_ipr.hh43 using GenericISA::handleIprRead;
44 using GenericISA::handleIprWrite;
H A Dpseudo_inst.hh40 using GenericISA::m5Syscall;
41 using GenericISA::m5PageFault;
H A Ddecoder.cc36 GenericISA::BasicDecodeCache Decoder::defaultCache;
H A Dtypes.hh43 typedef GenericISA::SimplePCState<MachInst> PCState;
/gem5/src/arch/arm/
H A Dmmapped_ipr.hh48 using GenericISA::handleIprRead;
49 using GenericISA::handleIprWrite;
H A Dpseudo_inst.hh40 using GenericISA::m5Syscall;
41 using GenericISA::m5PageFault;
/gem5/src/arch/mips/
H A Dmmapped_ipr.hh46 using GenericISA::handleIprRead;
47 using GenericISA::handleIprWrite;
H A Dpseudo_inst.hh40 using GenericISA::m5Syscall;
41 using GenericISA::m5PageFault;
H A Ddecoder.cc36 GenericISA::BasicDecodeCache Decoder::defaultCache;
/gem5/src/arch/power/
H A Dmmapped_ipr.hh50 using GenericISA::handleIprRead;
51 using GenericISA::handleIprWrite;
H A Dpseudo_inst.hh40 using GenericISA::m5Syscall;
41 using GenericISA::m5PageFault;
H A Ddecoder.cc36 GenericISA::BasicDecodeCache Decoder::defaultCache;
/gem5/src/arch/riscv/
H A Dmmapped_ipr.hh46 using GenericISA::handleIprRead;
47 using GenericISA::handleIprWrite;
H A Dpseudo_inst.hh40 using GenericISA::m5Syscall;
41 using GenericISA::m5PageFault;
/gem5/src/arch/sparc/
H A Dpseudo_inst.hh40 using GenericISA::m5Syscall;
41 using GenericISA::m5PageFault;
H A Ddecoder.cc36 GenericISA::BasicDecodeCache Decoder::defaultCache;
H A Dmmapped_ipr.hh51 if (GenericISA::isGenericIprAccess(pkt))
52 return GenericISA::handleGenericIprRead(xc, pkt);
60 if (GenericISA::isGenericIprAccess(pkt))
61 return GenericISA::handleGenericIprWrite(xc, pkt);
H A Dtypes.hh43 typedef GenericISA::DelaySlotUPCState<MachInst> PCState;
/gem5/src/arch/generic/
H A Dpseudo_inst.cc37 using namespace GenericISA;
40 GenericISA::m5Syscall(ThreadContext *tc)
46 GenericISA::m5PageFault(ThreadContext *tc)
H A Dpseudo_inst.hh36 namespace GenericISA { namespace
52 } // namespace GenericISA
H A Ddecode_cache.hh44 namespace GenericISA namespace
61 } // namespace GenericISA
/gem5/src/arch/null/
H A Dtypes.hh49 class PCState : public GenericISA::UPCState<MachInst>
53 typedef GenericISA::UPCState<MachInst> Base;
/gem5/src/arch/x86/insts/
H A Dbadmicroop.cc62 new GenericISA::M5PanicFault("Invalid microop!"));
/gem5/src/arch/x86/
H A Dmmapped_ipr.hh60 if (GenericISA::isGenericIprAccess(pkt)) {
61 return GenericISA::handleGenericIprRead(xc, pkt);
77 if (GenericISA::isGenericIprAccess(pkt)) {
78 return GenericISA::handleGenericIprWrite(xc, pkt);
/gem5/src/arch/sparc/insts/
H A Dunimp.hh66 return std::make_shared<GenericISA::M5PanicFault>(
103 return std::make_shared<GenericISA::M5WarnFault>(

Completed in 16 milliseconds

12