Searched refs:sc_core (Results 76 - 100 of 575) sorted by relevance

1234567891011>>

/gem5/util/tlm/src/
H A Dslave_transactor.cc42 Gem5SlaveTransactor::Gem5SlaveTransactor(sc_core::sc_module_name name,
44 : sc_core::sc_module(name),
/gem5/src/systemc/tests/systemc/kernel/dynamic_processes/sc_barrier/test01/
H A Dsc_barrier.h72 ::sc_core::wait(m_barrier_event);
77 ::sc_core::wait(m_barrier_event);
/gem5/src/systemc/tests/tlm/static_extensions/ext2gp/
H A Dext2gp.cpp36 sc_core::sc_start();
37 sc_core::sc_stop();
/gem5/src/systemc/tests/tlm/static_extensions/gp2ext/
H A Dgp2ext.cpp36 sc_core::sc_start();
37 sc_core::sc_stop();
H A DSimpleLTTarget_ext.h32 class SimpleLTTarget_ext : public sc_core::sc_module
46 SimpleLTTarget_ext(sc_core::sc_module_name name, argument
47 sc_core::sc_time invalidate_dmi_time = sc_core::sc_time(25, sc_core::SC_NS)) :
48 sc_core::sc_module(name),
63 sync_enum_type myNBTransport(transaction_type& trans, phase_type& phase, sc_core::sc_time& t)
86 << " @ " << sc_core::sc_time_stamp() << std::endl;
89 t += sc_core::sc_time(10, sc_core
[all...]
/gem5/src/systemc/utils/
H A Dtracefile.cc47 timeUnitValue(0.0), timeUnitUnit(::sc_core::SC_PS), _traceDeltas(false)
58 TraceFile::set_time_unit(double d, ::sc_core::sc_time_unit tu)
64 for (tu = ::sc_core::SC_SEC; tu > ::sc_core::SC_FS;
65 tu = (::sc_core::sc_time_unit)(tu - 1)) {
79 ::sc_core::sc_time time;
82 time = ::sc_core::sc_get_time_resolution();
84 time = ::sc_core::sc_time(timeUnitValue, timeUnitUnit);
/gem5/src/systemc/ext/tlm_core/2/interfaces/
H A Ddmi.hh54 m_dmi_read_latency = sc_core::SC_ZERO_TIME;
55 m_dmi_write_latency = sc_core::SC_ZERO_TIME;
61 sc_core::sc_time get_read_latency() const { return m_dmi_read_latency; }
62 sc_core::sc_time get_write_latency() const { return m_dmi_write_latency; }
84 void set_read_latency(sc_core::sc_time t) { m_dmi_read_latency = t; }
85 void set_write_latency(sc_core::sc_time t) { m_dmi_write_latency = t; }
119 sc_core::sc_time m_dmi_read_latency;
120 sc_core::sc_time m_dmi_write_latency;
/gem5/src/systemc/core/
H A Devent.hh46 namespace sc_core namespace
51 } // namespace sc_core
56 typedef std::vector<sc_core::sc_event *> Events;
63 Event(sc_core::sc_event *_sc_event, bool internal=false);
64 Event(sc_core::sc_event *_sc_event, const char *_basename,
69 sc_core::sc_event *sc_event() { return _sc_event; }
74 sc_core::sc_object *getParentObject() const;
80 void notify(const sc_core::sc_time &t);
82 notify(double d, sc_core::sc_time_unit &u)
84 notify(sc_core
[all...]
H A Dsensitivity.cc70 SC_REPORT_WARNING(sc_core::SC_ID_IMMEDIATE_SELF_NOTIFICATION_,
86 return process->procKind() == sc_core::SC_METHOD_PROC_;
95 DynamicSensitivity::addToEvent(const ::sc_core::sc_event *e)
101 DynamicSensitivity::delFromEvent(const ::sc_core::sc_event *e)
107 StaticSensitivity::addToEvent(const ::sc_core::sc_event *e)
113 StaticSensitivity::delFromEvent(const ::sc_core::sc_event *e)
124 newStaticSensitivityEvent(Process *p, const sc_core::sc_event *e)
132 newStaticSensitivityInterface(Process *p, const sc_core::sc_interface *i)
140 newStaticSensitivityPort(Process *p, const sc_core::sc_port_base *pb)
149 newStaticSensitivityExport(Process *p, const sc_core
[all...]
H A Dmodule.hh43 namespace sc_core namespace
49 } // namespace sc_core
77 sc_core::sc_module *_sc_mod;
89 fromScModule(::sc_core::sc_module *mod)
100 sc_core::sc_module *
108 sc_mod(sc_core::sc_module *sc_mod)
125 void bindPorts(std::vector<const ::sc_core::sc_bind_proxy *> &proxies);
127 std::vector<::sc_core::sc_port_base *> ports;
128 std::vector<::sc_core::sc_export_base *> exports;
145 ::sc_core
[all...]
H A Dport.hh55 ::sc_core::sc_port_base *portBase;
68 addInterface(::sc_core::sc_interface *iface)
75 addInterfaces(::sc_core::sc_port_base *pb)
83 ::sc_core::sc_interface *
91 explicit Binding(::sc_core::sc_interface *interface) :
95 explicit Binding(::sc_core::sc_port_base *port) :
99 ::sc_core::sc_interface *interface;
100 ::sc_core::sc_port_base *port;
123 fromPort(const ::sc_core::sc_port_base *pb)
128 ::sc_core
[all...]
/gem5/ext/systemc/src/tlm_core/tlm_2/tlm_sockets/
H A Dtlm_initiator_socket.h37 virtual sc_core::sc_port_b<FW_IF> & get_base_port() = 0;
38 virtual sc_core::sc_port_b<FW_IF> const & get_base_port() const = 0;
41 virtual sc_core::sc_export<BW_IF> & get_base_export() = 0;
42 virtual sc_core::sc_export<BW_IF> const & get_base_export() const = 0;
55 ,sc_core::sc_port_policy POL
64 ,sc_core::sc_port_policy POL = sc_core::SC_ONE_OR_MORE_BOUND
68 public sc_core::sc_port<FW_IF, N
78 typedef sc_core::sc_port<fw_interface_type, N
84 typedef sc_core
[all...]
H A Dtlm_target_socket.h37 virtual sc_core::sc_port_b<BW_IF> & get_base_port() = 0;
38 virtual sc_core::sc_export<FW_IF> & get_base_export() = 0;
51 ,sc_core::sc_port_policy POL
60 ,sc_core::sc_port_policy POL = sc_core::SC_ONE_OR_MORE_BOUND
64 public sc_core::sc_export<FW_IF>
69 typedef sc_core::sc_port<bw_interface_type, N
75 typedef sc_core::sc_export<fw_interface_type> export_type;
86 ,sc_core::sc_port_policy
94 : export_type(sc_core
[all...]
/gem5/src/systemc/dt/bit/
H A Dsc_bit.cc83 SC_REPORT_ERROR(sc_core::SC_ID_VALUE_NOT_VALID_, msg.str().c_str());
84 sc_core::sc_abort(); // can't recover from here
92 SC_REPORT_ERROR(sc_core::SC_ID_VALUE_NOT_VALID_, msg.str().c_str());
93 sc_core::sc_abort(); // can't recover from here
124 SC_REPORT_INFO(sc_core::SC_ID_IEEE_1666_DEPRECATION_,
/gem5/src/systemc/channel/
H A Dsc_signal.cc41 sc_core::sc_prim_channel(name), _changeStamp(~0ULL),
47 const sc_core::sc_event &
53 const sc_core::sc_event &
69 _valueChangedEvent.notify(sc_core::SC_ZERO_TIME);
76 _posedgeEvent.notify(sc_core::SC_ZERO_TIME);
83 _negedgeEvent.notify(sc_core::SC_ZERO_TIME);
90 reportSignalError(ScSignalBase *sig, sc_core::sc_object *first,
91 sc_core::sc_object *second, bool delta_conflict=false)
101 sc_core::sc_delta_count();
103 SC_REPORT_ERROR(sc_core
[all...]
/gem5/src/systemc/ext/tlm_core/1/req_rsp/interfaces/
H A Dcore_ifs.hh30 class tlm_transport_if : public virtual sc_core::sc_interface
44 class tlm_blocking_get_if : public virtual sc_core::sc_interface
52 class tlm_blocking_put_if : public virtual sc_core::sc_interface
61 class tlm_nonblocking_get_if : public virtual sc_core::sc_interface
66 virtual const sc_core::sc_event &
71 class tlm_nonblocking_put_if : public virtual sc_core::sc_interface
76 virtual const sc_core::sc_event &
93 class tlm_blocking_peek_if : public virtual sc_core::sc_interface
101 class tlm_nonblocking_peek_if : public virtual sc_core::sc_interface
106 virtual const sc_core
[all...]
/gem5/src/systemc/tests/include/
H A DSimpleLTTarget1.h28 public sc_core::sc_module,
44 SimpleLTTarget1(sc_core::sc_module_name name, bool invalidate = false) :
45 sc_core::sc_module(name),
56 m_invalidate_dmi_time = sc_core::sc_time(25, sc_core::SC_NS);
60 sync_enum_type nb_transport_fw(transaction_type& trans, phase_type& phase, sc_core::sc_time& t)
68 void b_transport(transaction_type& trans, sc_core::sc_time &t)
78 << " @ " << sc_core::sc_time_stamp() << std::endl;
81 t+= sc_core::sc_time(10, sc_core
[all...]
H A DSimpleATTarget1.h31 class SimpleATTarget1 : public sc_core::sc_module
44 SimpleATTarget1(sc_core::sc_module_name name) :
45 sc_core::sc_module(name),
47 ACCEPT_DELAY(25, sc_core::SC_NS),
48 RESPONSE_DELAY(100, sc_core::SC_NS)
73 sync_enum_type myNBTransport(transaction_type& trans, phase_type& phase, sc_core::sc_time& t)
87 << " @ " << sc_core::sc_time_stamp() << std::endl;
94 << " @ " << sc_core::sc_time_stamp() << std::endl;
128 sc_core::sc_time t = sc_core
[all...]
/gem5/src/systemc/tests/tlm/static_extensions/ext2gp2ext/
H A DSimpleLTTarget_ext.h32 class SimpleLTTarget_ext : public sc_core::sc_module
46 SimpleLTTarget_ext(sc_core::sc_module_name name, argument
47 sc_core::sc_time invalidate_dmi_time = sc_core::sc_time(25, sc_core::SC_NS)) :
48 sc_core::sc_module(name),
63 sync_enum_type myNBTransport(transaction_type& trans, phase_type& phase, sc_core::sc_time& t)
86 << " @ " << sc_core::sc_time_stamp() << std::endl;
89 t += sc_core::sc_time(10, sc_core
[all...]
/gem5/src/systemc/tests/systemc/communication/sc_signal/check_writer/test16/
H A Dtest16.cpp35 using sc_core::SC_NS;
36 using sc_core::SC_ZERO_TIME;
55 sc_core::sc_spawn_options sp;
124 << std::setw(8) << sc_core::sc_get_current_process_handle().name() << ": "
125 << std::setw(5) << sc_core::sc_time_stamp()
126 << " @ " << std::setw(2) << sc_core::sc_delta_count() << ": "
133 sc_core::sc_signal<int, sc_core::SC_ONE_WRITER> sig; // use single-writer signal
134 sc_core::sc_event ev_schedule, ev[num_drivers];
146 sc_core
[all...]
/gem5/ext/systemc/src/sysc/kernel/
H A Dsc_macros.h74 namespace sc_core { namespace
103 ::sc_core::sc_set_location( __FILE__, __LINE__ ); \
104 ::sc_core::wait()
107 ::sc_core::sc_set_location( __FILE__, __LINE__ ); \
108 ::sc_core::wait(n)
111 ::sc_core::sc_set_location( __FILE__, __LINE__ ); \
112 do { ::sc_core::wait(); } while( !(expr) )
114 } // namespace sc_core
/gem5/ext/systemc/src/tlm_utils/
H A Dpeq_with_cb_and_phase.h45 sc_core::sc_time t;
47 element(PAYLOAD& p, sc_core::sc_time t, sc_dt::uint64 d): p(p),t(t),d(d) {}
80 void insert(const PAYLOAD& p, sc_core::sc_time t) {
90 e->d=sc_core::sc_delta_count();
128 sc_core::sc_time top_time()
138 sc_core::sc_time next_time()
152 public sc_core::sc_object
196 :sc_core::sc_object( sc_core::sc_gen_unique_name( "peq_with_cb_and_phase" ) )
200 sc_core
[all...]
/gem5/src/systemc/tests/systemc/utils/sc_vector/test03/
H A Dtest03.cpp40 using sc_core::sc_vector;
45 sub_module( sc_core::sc_module_name, int param );
51 sc_core::sc_vector< sub_module > m_sub_vec; // vector of sub-modules
53 module( sc_core::sc_module_name, unsigned n_sub ); // constructor
68 sub_module::sub_module( sc_core::sc_module_name, int ) argument
71 module::module( sc_core::sc_module_name, unsigned n_sub ) argument
82 typedef sc_core::sc_vector<sub_module> vec_type;
/gem5/src/systemc/ext/tlm_utils/
H A Dpeq_with_cb_and_phase.h43 sc_core::sc_time t;
45 element(PAYLOAD &p, sc_core::sc_time t, sc_dt::uint64 d) :
80 insert(const PAYLOAD &p, sc_core::sc_time t)
91 e->d = sc_core::sc_delta_count();
123 sc_core::sc_time top_time() { return list->t; }
125 sc_core::sc_time next_time() { return list->next->t; }
135 class peq_with_cb_and_phase : public sc_core::sc_object
179 sc_core::sc_object(sc_core::sc_gen_unique_name(
183 sc_core
[all...]
/gem5/ext/systemc/src/sysc/communication/
H A Dsc_prim_channel.h36 namespace sc_core { namespace
96 { sc_core::wait( simcontext() ); }
102 { sc_core::wait( e, simcontext() ); }
105 { sc_core::wait( el, simcontext() ); }
108 { sc_core::wait( el, simcontext() ); }
111 { sc_core::wait( t, simcontext() ); }
114 { sc_core::wait( sc_time( v, tu, simcontext() ), simcontext() ); }
117 { sc_core::wait( t, e, simcontext() ); }
120 { sc_core::wait( sc_time( v, tu, simcontext() ), e, simcontext() ); }
123 { sc_core
[all...]

Completed in 24 milliseconds

1234567891011>>