Lines Matching refs:RegId
251 readVecReg (const RegId ®) const override
260 getWritableVecReg (const RegId ®) override
269 readVec8BitLaneReg(const RegId ®) const override
276 readVec16BitLaneReg(const RegId ®) const override
283 readVec32BitLaneReg(const RegId ®) const override
290 readVec64BitLaneReg(const RegId ®) const override
297 setVecLane(const RegId ®,
303 setVecLane(const RegId ®,
309 setVecLane(const RegId ®,
315 setVecLane(const RegId ®,
323 readVecElem(const RegId& reg) const override
329 readVecPredReg(const RegId& reg) const override
335 getWritableVecPredReg(const RegId& reg) override
361 setVecReg(const RegId& reg, const VecRegContainer& val) override
368 setVecElem(const RegId& reg, const VecElem& val) override
375 setVecPredReg(const RegId& reg, const VecPredRegContainer& val) override
454 RegId
455 flattenRegId(const RegId& regId) const override