Searched refs:I2 (Results 176 - 189 of 189) sorted by relevance

12345678

/gem5/src/systemc/tests/systemc/misc/synth/wait_until/test14/
H A Dmonitor.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 monitor( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtb.h80 sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 tb( sc_module_name NAME, sc_clock& CLK, sc_signal<bool>& RESET_SIG, sc_signal<int>& I1, sc_signal<int>& I2, sc_signal<int>& I3, sc_signal<int>& I4, sc_signal<int>& I5, sc_signal<bool>& CONT1, sc_signal<bool>& CONT2, sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtest.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 test( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, sc_signal<int>& O1, sc_signal<int>& O2, sc_signal<int>& O3, sc_signal<int>& O4, sc_signal<int>& O5) argument
/gem5/src/systemc/tests/systemc/misc/synth/wait_until/test15/
H A Dmonitor.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 monitor( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtb.h80 sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 tb( sc_module_name NAME, sc_clock& CLK, sc_signal<bool>& RESET_SIG, sc_signal<int>& I1, sc_signal<int>& I2, sc_signal<int>& I3, sc_signal<int>& I4, sc_signal<int>& I5, sc_signal<bool>& CONT1, sc_signal<bool>& CONT2, sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtest.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 test( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, sc_signal<int>& O1, sc_signal<int>& O2, sc_signal<int>& O3, sc_signal<int>& O4, sc_signal<int>& O5) argument
/gem5/src/systemc/tests/systemc/misc/synth/wait_until/test16/
H A Dmonitor.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 monitor( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtb.h80 sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 tb( sc_module_name NAME, sc_clock& CLK, sc_signal<bool>& RESET_SIG, sc_signal<int>& I1, sc_signal<int>& I2, sc_signal<int>& I3, sc_signal<int>& I4, sc_signal<int>& I5, sc_signal<bool>& CONT1, sc_signal<bool>& CONT2, sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtest.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 test( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, sc_signal<int>& O1, sc_signal<int>& O2, sc_signal<int>& O3, sc_signal<int>& O4, sc_signal<int>& O5) argument
/gem5/src/systemc/tests/systemc/misc/synth/wait_until/test17/
H A Dmonitor.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 monitor( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtb.h80 sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 tb( sc_module_name NAME, sc_clock& CLK, sc_signal<bool>& RESET_SIG, sc_signal<int>& I1, sc_signal<int>& I2, sc_signal<int>& I3, sc_signal<int>& I4, sc_signal<int>& I5, sc_signal<bool>& CONT1, sc_signal<bool>& CONT2, sc_signal<bool>& CONT3, const sc_signal<int>& O1, const sc_signal<int>& O2, const sc_signal<int>& O3, const sc_signal<int>& O4, const sc_signal<int>& O5) argument
H A Dtest.h80 const sc_signal<int>& I2,
94 : reset_sig(RESET_SIG), i1(I1), i2(I2),
73 test( sc_module_name NAME, sc_clock& CLK, const sc_signal<bool>& RESET_SIG, const sc_signal<int>& I1, const sc_signal<int>& I2, const sc_signal<int>& I3, const sc_signal<int>& I4, const sc_signal<int>& I5, const sc_signal<bool>& CONT1, const sc_signal<bool>& CONT2, const sc_signal<bool>& CONT3, sc_signal<int>& O1, sc_signal<int>& O2, sc_signal<int>& O3, sc_signal<int>& O4, sc_signal<int>& O5) argument
/gem5/util/statetrace/arch/sparc/
H A Dtracechild.hh59 I0, I1, I2, I3, I4, I5, I6, I7, enumerator in enum:SparcTraceChild::RegNum
H A Dtracechild.cc110 case SparcTraceChild::I2: return inputs[2];

Completed in 9 milliseconds

12345678