dev/arm/gic_v3_cpu_interface.cc

226           if (haveEL(EL3) && !inSecureState() &&
362         if (haveEL(EL3) && !inSecureState() &&
1069             if (haveEL(EL3) && !isEL3OrMon() && icc_ctlr_el1_s.CBPR) {
1081             if (haveEL(EL3) && !isEL3OrMon() && icc_ctlr_el1_ns.CBPR) {
1153           if (haveEL(EL3)) {
1180           if (haveEL(EL3)) {
1242           if (haveEL(EL3))
1289           if (haveEL(EL3) && !inSecureState() && (scr_el3.fiq)) {
2032     if (hppi.group == Gicv3::G1S && !haveEL(EL3)) {
2362 Gicv3CPUInterface::haveEL(ExceptionLevel el) const
2385     return haveEL(EL3) && scr.ns == 0;
2398     if (haveEL(EL3)) {
2560         if (haveEL(EL3) && !isEL3OrMon() && icc_ctlr_el1_ns.CBPR) {