dev/arm/gic_v2.hh

211     BankedRegs& getBankedRegs(ContextID);
218     uint32_t& getIntEnabled(ContextID ctx, uint32_t ix) {
231     uint32_t& getPendingInt(ContextID ctx, uint32_t ix) {
245     uint32_t& getActiveInt(ContextID ctx, uint32_t ix) {
259     uint32_t& getIntGroup(ContextID ctx, uint32_t ix) {
277     uint8_t& getIntPriority(ContextID ctx, uint32_t ix) {
289     uint8_t getIntConfig(ContextID ctx, uint32_t ix) {
301     uint8_t getCpuTarget(ContextID ctx, uint32_t ix) {
325     bool isLevelSensitive(ContextID ctx, uint32_t ix) {
333     bool isGroup0(ContextID ctx, uint32_t int_num) {
348     bool isFiq(ContextID ctx, uint32_t int_num) {
362     bool cpuEnabled(ContextID ctx) const {
403     void softInt(ContextID ctx, SWI swi);
421     void clearInt(ContextID ctx, uint32_t int_num);
480     uint32_t readDistributor(ContextID ctx, Addr daddr,
482     uint32_t readDistributor(ContextID ctx, Addr daddr) override {
490     uint32_t readCpu(ContextID ctx, Addr daddr) override;
496     void writeDistributor(ContextID ctx, Addr daddr,
498     void writeDistributor(ContextID ctx, Addr daddr,
507     void writeCpu(ContextID ctx, Addr daddr, uint32_t data) override;