cpu/o3/cpu.hh

359     const VecRegContainer& readVecReg(PhysRegIdPtr reg_idx) const;
364     VecRegContainer& getWritableVecReg(PhysRegIdPtr reg_idx);
404     const VecElem& readVecElem(PhysRegIdPtr reg_idx) const;
406     const VecPredRegContainer& readVecPredReg(PhysRegIdPtr reg_idx) const;
408     VecPredRegContainer& getWritableVecPredReg(PhysRegIdPtr reg_idx);
416     void setVecReg(PhysRegIdPtr reg_idx, const VecRegContainer& val);
418     void setVecElem(PhysRegIdPtr reg_idx, const VecElem& val);
420     void setVecPredReg(PhysRegIdPtr reg_idx, const VecPredRegContainer& val);
424     RegVal readArchIntReg(int reg_idx, ThreadID tid);
426     RegVal readArchFloatReg(int reg_idx, ThreadID tid);
428     const VecRegContainer& readArchVecReg(int reg_idx, ThreadID tid) const;
430     VecRegContainer& getWritableArchVecReg(int reg_idx, ThreadID tid);
435     readArchVecLane(int reg_idx, int lId, ThreadID tid) const
438                     RegId(VecRegClass, reg_idx));
446     setArchVecLane(int reg_idx, int lId, ThreadID tid, const LD& val)
449                     RegId(VecRegClass, reg_idx));
453     const VecElem& readArchVecElem(const RegIndex& reg_idx,
456     const VecPredRegContainer& readArchVecPredReg(int reg_idx,
459     VecPredRegContainer& getWritableArchVecPredReg(int reg_idx, ThreadID tid);
461     RegVal readArchCCReg(int reg_idx, ThreadID tid);
468     void setArchIntReg(int reg_idx, RegVal val, ThreadID tid);
470     void setArchFloatReg(int reg_idx, RegVal val, ThreadID tid);
472     void setArchVecPredReg(int reg_idx, const VecPredRegContainer& val,
475     void setArchVecReg(int reg_idx, const VecRegContainer& val, ThreadID tid);
477     void setArchVecElem(const RegIndex& reg_idx, const ElemIndex& ldx,
480     void setArchCCReg(int reg_idx, RegVal val, ThreadID tid);