arm/insts/sve.cc

79         printVecReg(ss, dest, true);
98     printVecReg(ss, dest, true);
108     printVecReg(ss, dest, true);
119     printVecReg(ss, dest, true);
131     printVecReg(ss, dest, true);
173     printVecReg(ss, dest, true);
177     printVecReg(ss, op1, true);
186     printVecReg(ss, dest, true);
188     printVecReg(ss, op1, true);
198     printVecReg(ss, dest, true);
210     printVecReg(ss, dest, true);
225     printVecReg(ss, dest, true);
238     printVecReg(ss, dest, true);
242     printVecReg(ss, dest, true);
254     printVecReg(ss, dest, true);
256     printVecReg(ss, dest, true);
268     printVecReg(ss, dest, true);
272     printVecReg(ss, dest, true);
274     printVecReg(ss, op2, true);
284     printVecReg(ss, dest, true);
291     printVecReg(ss, op1, true);
293     printVecReg(ss, op2, true);
302     printVecReg(ss, dest, true);
304     printVecReg(ss, op1, true);
306     printVecReg(ss, op2, true);
316     printVecReg(ss, dest, true);
318     printVecReg(ss, op1, true);
320     printVecReg(ss, op2, true);
332     printVecReg(ss, dest, true);
368     printVecReg(ss, op1, true);
370     printVecReg(ss, op2, true);
383     printVecReg(ss, op1, true);
394     printVecReg(ss, dest, true);
398     printVecReg(ss, op1, true);
400     printVecReg(ss, op2, true);
410     printVecReg(ss, dest, true);
412     printVecReg(ss, dest, true);
414     printVecReg(ss, op2, true);
430     printVecReg(ss, op1, true);
446     printVecReg(ss, op1, true);
474     printVecReg(ss, op1, true);
477         printVecReg(ss, op2, true);
479         printVecReg(ss, op2, true);
494     printVecReg(ss, op1, true);
505     printVecReg(ss, dest, true);
507     printVecReg(ss, op1, true);
509     printVecReg(ss, op2, true);
533         printVecReg(ss, dest, true);
593         printVecReg(ss, dest, true);
601             printVecReg(ss, dest, true);
604     printVecReg(ss, op1, true);
628     printVecReg(ss, dest, true);
630     printVecReg(ss, op1, true);
632     printVecReg(ss, op2, true);
708     printVecReg(ss, dest, true);
710     printVecReg(ss, dest, true);
712     printVecReg(ss, op1, true);
724     printVecReg(ss, dest, true);
726     printVecReg(ss, op1, true);
739     printVecReg(ss, dest, true);
755     printVecReg(ss, dest, true);
757     printVecReg(ss, op1, true);
759     printVecReg(ss, op2, true);
772     printVecReg(ss, dest, true);
774     printVecReg(ss, op1, true);
776     printVecReg(ss, op2, true);