Lines Matching refs:op1
69 printVecPredReg(ss, op1);
121 printIntReg(ss, op1);
133 printIntReg(ss, op1);
151 printIntReg(ss, op1, opWidth);
162 printIntReg(ss, op1);
177 printVecReg(ss, op1, true);
188 printVecReg(ss, op1, true);
227 printVecPredReg(ss, op1);
291 printVecReg(ss, op1, true);
304 printVecReg(ss, op1, true);
318 printVecReg(ss, op1, true);
340 printVecPredReg(ss, op1);
353 printVecPredReg(ss, op1);
368 printVecReg(ss, op1, true);
383 printVecReg(ss, op1, true);
398 printVecReg(ss, op1, true);
430 printVecReg(ss, op1, true);
446 printVecReg(ss, op1, true);
474 printVecReg(ss, op1, true);
494 printVecReg(ss, op1, true);
507 printVecReg(ss, op1, true);
562 printVecPredReg(ss, op1);
576 printVecPredReg(ss, op1);
604 printVecReg(ss, op1, true);
618 printVecPredReg(ss, op1);
630 printVecReg(ss, op1, true);
644 printVecPredReg(ss, op1);
656 printVecPredReg(ss, op1);
689 printVecPredReg(ss, op1);
712 printVecReg(ss, op1, true);
726 printVecReg(ss, op1, true);
742 printFloatReg(ss, op1);
744 printIntReg(ss, op1);
757 printVecReg(ss, op1, true);
774 printVecReg(ss, op1, true);
790 printVecPredReg(ss, op1);
808 printVecPredReg(ss, op1);