2c2
< * Copyright (c) 2011-2012, 2016 ARM Limited
---
> * Copyright (c) 2011-2012, 2016-2018 ARM Limited
100a101,102
> using VecPredRegContainer = TheISA::VecPredRegContainer;
>
244a247,250
> virtual const VecPredRegContainer& readVecPredReg(const RegId& reg)
> const = 0;
> virtual VecPredRegContainer& getWritableVecPredReg(const RegId& reg) = 0;
>
254a261,263
> virtual void setVecPredReg(const RegId& reg,
> const VecPredRegContainer& val) = 0;
>
343a353,357
> virtual const VecPredRegContainer& readVecPredRegFlat(int idx) const = 0;
> virtual VecPredRegContainer& getWritableVecPredRegFlat(int idx) = 0;
> virtual void setVecPredRegFlat(int idx,
> const VecPredRegContainer& val) = 0;
>
504a519,524
> const VecPredRegContainer& readVecPredReg(const RegId& reg) const
> { return actualTC->readVecPredReg(reg); }
>
> VecPredRegContainer& getWritableVecPredReg(const RegId& reg)
> { return actualTC->getWritableVecPredReg(reg); }
>
516a537,539
> void setVecPredReg(const RegId& reg, const VecPredRegContainer& val)
> { actualTC->setVecPredReg(reg, val); }
>
592a616,624
> const VecPredRegContainer& readVecPredRegFlat(int id) const
> { return actualTC->readVecPredRegFlat(id); }
>
> VecPredRegContainer& getWritableVecPredRegFlat(int id)
> { return actualTC->getWritableVecPredRegFlat(id); }
>
> void setVecPredRegFlat(int idx, const VecPredRegContainer& val)
> { actualTC->setVecPredRegFlat(idx, val); }
>