64c64
< 'uReg0': ('IntReg', 'udw', 'NumRegularIntRegs+0', 'IsInteger', 6),
---
> 'uReg0': ('IntReg', 'udw', 'NumIntArchRegs', 'IsInteger', 6),