51a52,57
> 'Rc1': ('IntReg', 'ud', 'RC1', 'IsInteger', 2),
> 'Rc2': ('IntReg', 'ud', 'RC2', 'IsInteger', 3),
> 'Rp1': ('IntReg', 'ud', 'RP1 + 8', 'IsInteger', 2),
> 'Rp2': ('IntReg', 'ud', 'RP2 + 8', 'IsInteger', 3),
> 'ra': ('IntReg', 'ud', 'ReturnAddrReg', 'IsInteger', 1),
> 'sp': ('IntReg', 'ud', 'StackPointerReg', 'IsInteger', 2),
60a67,72
> 'Fc1': ('FloatReg', 'df', 'FC1', 'IsFloating', 1),
> 'Fc1_bits': ('FloatReg', 'ud', 'FC1', 'IsFloating', 1),
> 'Fc2': ('FloatReg', 'df', 'FC2', 'IsFloatReg', 2),
> 'Fc2_bits': ('FloatReg', 'ud', 'FC2', 'IsFloating', 2),
> 'Fp2': ('FloatReg', 'df', 'FP2 + 8', 'IsFloating', 2),
> 'Fp2_bits': ('FloatReg', 'ud', 'FP2 + 8', 'IsFloating', 2),