142a143,144
> 'Debug': ('ControlReg','uw', 'MipsISA::Debug',None,1),
> 'Cause': ('ControlReg','uw', 'MipsISA::Cause',None,1),
144,180d145
<
< # named bitfields of Control Regs
< 'Status_IE': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'Status_ERL': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'Status_EXL': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'Status_BEV': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'Status_CU3': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'Status_CU2': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'Status_CU1': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'Status_CU0': ('ControlBitfield', 'uw', 'MipsISA::Status', None, 1),
< 'SRSCtl_HSS': ('ControlBitfield', 'uw', 'MipsISA::SRSCtl', None, 4),
< 'SRSCtl_PSS': ('ControlBitfield', 'uw', 'MipsISA::SRSCtl', None, 4),
< 'SRSCtl_CSS': ('ControlBitfield', 'uw', 'MipsISA::SRSCtl', None, 4),
< 'Config_AR': ('ControlBitfield', 'uw', 'MipsISA::Config', None, 3),
< 'Config_MT': ('ControlBitfield', 'uw', 'MipsISA::Config', None, 1),
< 'Config1_CA': ('ControlBitfield', 'uw', 'MipsISA::Config1', None, 1),
< 'Config3_SP': ('ControlBitfield', 'uw', 'MipsISA::Config3', None, 1),
< 'PageGrain_ESP': ('ControlBitfield', 'uw', 'MipsISA::PageGrain', None, 1),
< 'Cause_EXCCODE': ('ControlBitfield', 'uw', 'MipsISA::Cause', None, 4),
< 'Cause_TI': ('ControlBitfield', 'uw', 'MipsISA::Cause', None, 4),
< 'IntCtl_IPTI': ('ControlBitfield', 'uw', 'MipsISA::IntCtl', None, 4),
< 'EntryHi_ASID': ('ControlBitfield', 'uw', 'MipsISA::EntryHi', None, 1),
< 'EntryLo0_PFN': ('ControlBitfield', 'uw', 'MipsISA::EntryLo0', None, 1),
< 'EntryLo0_C': ('ControlBitfield', 'uw', 'MipsISA::EntryLo0', None, 3),
< 'EntryLo0_D': ('ControlBitfield', 'uw', 'MipsISA::EntryLo0', None, 1),
< 'EntryLo0_V': ('ControlBitfield', 'uw', 'MipsISA::EntryLo0', None, 1),
< 'EntryLo0_G': ('ControlBitfield', 'uw', 'MipsISA::EntryLo0', None, 1),
< 'EntryLo1_PFN': ('ControlBitfield', 'uw', 'MipsISA::EntryLo1', None, 1),
< 'EntryLo1_C': ('ControlBitfield', 'uw', 'MipsISA::EntryLo1', None, 3),
< 'EntryLo1_D': ('ControlBitfield', 'uw', 'MipsISA::EntryLo1', None, 1),
< 'EntryLo1_V': ('ControlBitfield', 'uw', 'MipsISA::EntryLo1', None, 1),
< 'EntryLo1_G': ('ControlBitfield', 'uw', 'MipsISA::EntryLo1', None, 1),
<
< # named bitfields of Debug Regs
< 'Debug_DM': ('ControlBitfield', 'uw', 'MipsISA::Debug', None, 1),
< 'Debug_IEXI': ('ControlBitfield', 'uw', 'MipsISA::Debug', None, 1),
<