Lines Matching refs:RegId
213 virtual const VecRegContainer& readVecReg(const RegId& reg) const = 0;
214 virtual VecRegContainer& getWritableVecReg(const RegId& reg) = 0;
220 readVec8BitLaneReg(const RegId& reg) const = 0;
224 readVec16BitLaneReg(const RegId& reg) const = 0;
228 readVec32BitLaneReg(const RegId& reg) const = 0;
232 readVec64BitLaneReg(const RegId& reg) const = 0;
235 virtual void setVecLane(const RegId& reg,
237 virtual void setVecLane(const RegId& reg,
239 virtual void setVecLane(const RegId& reg,
241 virtual void setVecLane(const RegId& reg,
245 virtual const VecElem& readVecElem(const RegId& reg) const = 0;
247 virtual const VecPredRegContainer& readVecPredReg(const RegId& reg)
249 virtual VecPredRegContainer& getWritableVecPredReg(const RegId& reg) = 0;
257 virtual void setVecReg(const RegId& reg, const VecRegContainer& val) = 0;
259 virtual void setVecElem(const RegId& reg, const VecElem& val) = 0;
261 virtual void setVecPredReg(const RegId& reg,
294 virtual RegId flattenRegId(const RegId& regId) const = 0;