Lines Matching refs:RegId
307 readVecReg(const RegId& reg) const override
318 getWritableVecReg(const RegId& reg) override
333 readVecLane(const RegId& reg) const
345 readVec8BitLaneReg(const RegId ®) const override
352 readVec16BitLaneReg(const RegId ®) const override
359 readVec32BitLaneReg(const RegId ®) const override
366 readVec64BitLaneReg(const RegId ®) const override
374 setVecLaneT(const RegId ®, const LD &val)
383 setVecLane(const RegId ®, const LaneData<LaneSize::Byte> &val) override
388 setVecLane(const RegId ®,
394 setVecLane(const RegId ®,
400 setVecLane(const RegId ®,
408 readVecElem(const RegId ®) const override
419 readVecPredReg(const RegId ®) const override
430 getWritableVecPredReg(const RegId ®) override
482 setVecReg(const RegId ®, const VecRegContainer &val) override
492 setVecElem(const RegId ®, const VecElem &val) override
502 setVecPredReg(const RegId ®, const VecPredRegContainer &val) override
564 RegId
565 flattenRegId(const RegId& regId) const override