cpu/simple/exec_context.hh

178     readIntRegOperand(const StaticInst *si, int idx) override
181         const RegId& reg = si->srcRegIdx(idx);
188     setIntRegOperand(const StaticInst *si, int idx, RegVal val) override
191         const RegId& reg = si->destRegIdx(idx);
199     readFloatRegOperandBits(const StaticInst *si, int idx) override
202         const RegId& reg = si->srcRegIdx(idx);
210     setFloatRegOperandBits(const StaticInst *si, int idx, RegVal val) override
213         const RegId& reg = si->destRegIdx(idx);
220     readVecRegOperand(const StaticInst *si, int idx) const override
223         const RegId& reg = si->srcRegIdx(idx);
230     getWritableVecRegOperand(const StaticInst *si, int idx) override
233         const RegId& reg = si->destRegIdx(idx);
240     setVecRegOperand(const StaticInst *si, int idx,
244         const RegId& reg = si->destRegIdx(idx);
254     readVecLaneOperand(const StaticInst *si, int idx) const
257         const RegId& reg = si->srcRegIdx(idx);
263     readVec8BitLaneOperand(const StaticInst *si, int idx) const
265     { return readVecLaneOperand<uint8_t>(si, idx); }
269     readVec16BitLaneOperand(const StaticInst *si, int idx) const
271     { return readVecLaneOperand<uint16_t>(si, idx); }
275     readVec32BitLaneOperand(const StaticInst *si, int idx) const
277     { return readVecLaneOperand<uint32_t>(si, idx); }
281     readVec64BitLaneOperand(const StaticInst *si, int idx) const
283     { return readVecLaneOperand<uint64_t>(si, idx); }
288     setVecLaneOperandT(const StaticInst *si, int idx,
292         const RegId& reg = si->destRegIdx(idx);
298     setVecLaneOperand(const StaticInst *si, int idx,
300     { return setVecLaneOperandT(si, idx, val); }
303     setVecLaneOperand(const StaticInst *si, int idx,
305     { return setVecLaneOperandT(si, idx, val); }
308     setVecLaneOperand(const StaticInst *si, int idx,
310     { return setVecLaneOperandT(si, idx, val); }
313     setVecLaneOperand(const StaticInst *si, int idx,
315     { return setVecLaneOperandT(si, idx, val); }
320     readVecElemOperand(const StaticInst *si, int idx) const override
323         const RegId& reg = si->srcRegIdx(idx);
330     setVecElemOperand(const StaticInst *si, int idx,
334         const RegId& reg = si->destRegIdx(idx);
340     readVecPredRegOperand(const StaticInst *si, int idx) const override
343         const RegId& reg = si->srcRegIdx(idx);
349     getWritableVecPredRegOperand(const StaticInst *si, int idx) override
352         const RegId& reg = si->destRegIdx(idx);
358     setVecPredRegOperand(const StaticInst *si, int idx,
362         const RegId& reg = si->destRegIdx(idx);
368     readCCRegOperand(const StaticInst *si, int idx) override
371         const RegId& reg = si->srcRegIdx(idx);
377     setCCRegOperand(const StaticInst *si, int idx, RegVal val) override
380         const RegId& reg = si->destRegIdx(idx);
386     readMiscRegOperand(const StaticInst *si, int idx) override
389         const RegId& reg = si->srcRegIdx(idx);
395     setMiscRegOperand(const StaticInst *si, int idx, RegVal val) override
398         const RegId& reg = si->destRegIdx(idx);