cpu/o3/cpu.cc

115       regFile(params->numPhysIntRegs,
122       freeList(name() + ".freelist", &regFile),
127                  regFile.totalNumPhysRegs()),
233         commitRenameMap[tid].init(&regFile, TheISA::ZeroReg, fpZeroReg,
237         renameMap[tid].init(&regFile, TheISA::ZeroReg, fpZeroReg,
1202     return regFile.readIntReg(phys_reg);
1210     return regFile.readFloatReg(phys_reg);
1219     return regFile.readVecReg(phys_reg);
1228     return regFile.getWritableVecReg(phys_reg);
1236     return regFile.readVecElem(phys_reg);
1245     return regFile.readVecPredReg(phys_reg);
1254     return regFile.getWritableVecPredReg(phys_reg);
1262     return regFile.readCCReg(phys_reg);
1270     regFile.setIntReg(phys_reg, val);
1278     regFile.setFloatReg(phys_reg, val);
1286     regFile.setVecReg(phys_reg, val);
1294     regFile.setVecElem(phys_reg, val);
1303     regFile.setVecPredReg(phys_reg, val);
1311     regFile.setCCReg(phys_reg, val);
1322     return regFile.readIntReg(phys_reg);
1333     return regFile.readFloatReg(phys_reg);
1394     return regFile.readCCReg(phys_reg);
1405     regFile.setIntReg(phys_reg, val);
1416     regFile.setFloatReg(phys_reg, val);
1457     regFile.setCCReg(phys_reg, val);