Lines Matching refs:RegId
248 renameMap[tid].setEntry(RegId(IntRegClass, ridx), phys_reg);
249 commitRenameMap[tid].setEntry(RegId(IntRegClass, ridx), phys_reg);
254 renameMap[tid].setEntry(RegId(FloatRegClass, ridx), phys_reg);
256 RegId(FloatRegClass, ridx), phys_reg);
265 RegId rid = RegId(VecRegClass, ridx);
275 RegId lrid = RegId(VecElemClass, ridx, ldx);
285 renameMap[tid].setEntry(RegId(VecPredRegClass, ridx), phys_reg);
287 RegId(VecPredRegClass, ridx), phys_reg);
292 renameMap[tid].setEntry(RegId(CCRegClass, ridx), phys_reg);
293 commitRenameMap[tid].setEntry(RegId(CCRegClass, ridx), phys_reg);
785 for (RegId reg_id(IntRegClass, 0); reg_id.index() < TheISA::NumIntRegs;
793 for (RegId reg_id(FloatRegClass, 0); reg_id.index() < TheISA::NumFloatRegs;
801 for (RegId reg_id(CCRegClass, 0); reg_id.index() < TheISA::NumCCRegs;
1320 RegId(IntRegClass, reg_idx));
1331 RegId(FloatRegClass, reg_idx));
1342 RegId(VecRegClass, reg_idx));
1352 RegId(VecRegClass, reg_idx));
1362 RegId(VecElemClass, reg_idx, ldx));
1372 RegId(VecPredRegClass, reg_idx));
1382 RegId(VecPredRegClass, reg_idx));
1392 RegId(CCRegClass, reg_idx));
1403 RegId(IntRegClass, reg_idx));
1414 RegId(FloatRegClass, reg_idx));
1425 RegId(VecRegClass, reg_idx));
1435 RegId(VecElemClass, reg_idx, ldx));
1445 RegId(VecPredRegClass, reg_idx));
1455 RegId(CCRegClass, reg_idx));